谈谈个人对XS128上锁相环、频率的一些见解，抛砖引玉

lsa4100

OSC、FOSC、OSCCLK：我认为这三者一样，是振荡器频率，即是我们外加晶振频率

SYNR 时钟合成寄存器
VCOFRQ[7:6]：不知道，跪求高人解答！！！
SYNDIV[5:0]：不知道，跪求高人解答！！！

REFDV时钟分频寄存器
REFFRQ[7:6]：不知道，跪求高人解答
REFDIV[5:0]：不知道，跪求高人解答

FVCO：应该是系统频率（有错请更正）

FPLL、PLLCLK：我认为是一样的，即锁相环频率

FBUS、Bus Clock：我认为是一样的，即总线频率

POSTDIV：貌似是分频控制，应该是控制FVCO和PLLCLK的分频比，一般设置为0，这时FPLL= FVCO/1=FVCO

初步设想：
1、FVCO= 2*FOSC*(SYNDIV + 1)/(REFDIV + 1)，我认为OSC、FOSC、OSCCLK都是一样的，即晶振频率
2、FPLL= FVCO/(2 × POSTDIV)，FPLL应该和PLLCLK一样，都是锁相环频率，POSTDIV等于0时默认为分子为1，即FPLL= FVCO/1=FVCO
3、FBUS= FPLL/2，FBUS为总线时钟频率

所以综合起来就有：FBUS=[2*FOSC*(SYNDIV + 1)/(REFDIV + 1)]/2=FOSC*(SYNDIV + 1)/(REFDIV + 1)


再看看龙丘80MHz的超频源代码
void SetBusCLK_80M(void)
{  
    CLKSEL=0X00;     //disengage PLL to system
    PLLCTL_PLLON=1;    //开启锁相环
    SYNR =0xC0 | 0x09;  //我理解，SYNR只是低6位有效，所以经过运算后SYNR=9                    
    REFDV=0x80 | 0x01; //我理解，REFDV只是低4位有效，所以经过运算后REFDV=1
    POSTDIV=0x00;       //POSTDIV=0x00=0，则FPLL=FVCO=PLLCLK，所以PLLCLK=FVCO=2*16*(1+9)/(1+1)=160MHz;
    _asm(nop);          //所以总线时钟BUS CLOCK=PLLCLK/2=80MHz
    _asm(nop);
    while(!(CRGFLG_LOCK==1));   //when pll is steady ,then use it;
    CLKSEL_PLLSEL =1;           //engage PLL to system;
}

好了，个人意见发表完毕，有错误的请更正，别扔砖头哈

砖头我自己仍就行了

lsa4100

回复 2# 小当


不好意思，由于英文文档看不太明白，再次问些问题：

1、你刚才说“如：fREF=fOSC/(REFDIV + 1)=16/(1+1)=8；所以6MHz < fREF <= 12MHz   REFFRQ[7:6]为10
明白了吗”，我纳闷fREF和我想要超到的频率有什么关系呢

2、你还说“synr和refdv都是低6位来设定所要超的频率，其高2位是根据你要超的频率来配置，通过合理的配置VCOFRQ，REFFRQ来提高系统时钟稳定性”，麻烦解释下VCOFRQ、REFFRQ和系统稳定性的关系，以及怎么样设置VCOFRQ，REFFRQ提高系统稳定性！


谢谢了

lsa4100

回复 5# vgonlan


   


  共同学习

lsa4100

回复 8# zhjb1


    谢谢  我自己再体会下

lsa4100

回复 10# 野人LG


    呵呵  论坛就是个学习的地方啊

lsa4100

回复 16# zhjb1


   

lsa4100

回复 21# 周江民1990


   

lsa4100

回复 24# 561609030


    什么情况？

lsa4100

回复 26# longhunlanxue


    群？我木有，你自己在论坛找找。我就快毕业了不搞那玩意了

lsa4100

回复 29# 聪狼


    后面马马虎虎理解了，就没再去钻研。反正能稳定超到所需要的频率就行